中国科学院西安光机所在硅光互连芯片领域取得系列进展

近日,超快光科学与技术全国重点实验室王斌浩研究员和张文富研究员团队在硅基光互连芯领域取得系列进展。

2026年5月25日,华为发布后摩尔时代半导体产业发展的“韬(τ)定律”,提出以“时间(τ)微缩”代替“几何微缩”指导半导体与电子系统演进的新原则。

光互连技术是系统层面实现时间延迟(τ)压缩,支撑韬(τ)定律的关键。可以突破智算统“功耗墙”与“通信墙的限制,实现超大规模算力集群的高效协同,支撑下一代AI算力基础设施构建。

面向共封装光学(Co-Packaged Optics ,CPO)与下一代AI算力基础设施的光互连需求,中国科学院西安光机所团队围绕硅光芯片及适配的CMOS电芯片实现了从核心器件到光电集成的系统性进展:

在硅光器件方面,团队开发出增益带宽积达7564 GHz的硅锗雪崩光电探测器(Si-Ge APD),1 dB带宽超100 GHz的微环调制器(MRM),以及1 dB带宽超67 GHz的硅基马赫-曾德尔调制器(MZM),为高带宽、低功耗光引擎奠定了器件基础;

在阵列硅基光发射芯片方面,团队完成多通道硅光发射机研发,实现了兼容16通道的大自由光谱范围(FSR) 微盘调制器阵列(MDM),通过量子点锁模激光器与MRM阵列协同集成,分别实现8通道200 GHz间隔与16通道100 GHz间隔两种2 Tbps光发射机;

在配套电路方面,开发了28nm CMOS高速电芯片,驱动和跨阻放大电路带宽均超60 GHz,支持200 Gbps PAM4发射与280 Gbps PAM4接收信号,能效达到0.67 pJ/bit,带宽密度达4.9 Tbps/mm²,通过光电融合与3D集成实现了完整的收发链路协同。

这些成果构建了以微环光引擎为核心的高带宽、低功耗、高密度光互连方案,可直接适配CPO架构,单引擎数据吞吐量2 Tbps,具备低延迟特性与紧凑封装形态的特点,为下一代AI算力基础设施提供从器件到系统的完整互连技术支撑。

1西安光机所2026年硅光互连芯片研究进展示意图

A 高性能硅光器件

A1 增益带宽积7564 GHz硅锗雪崩光电探测器

团队薛锦涛博士、程超博士研究生(共同第一作者)等研制出一款横向分离吸收电荷倍增(Separate Absorption Charge Multiplication,SACM)结构Si-Ge APD,实现了7564 GHz 增益带宽积(Gain Bandwidth Product, GBP),可有效提高高速通信系统的接收灵敏度。根据文献调研,该GBP为目前国际最高水平。

采用横向SACM结构将锗吸收区与掺杂区空间分离,通过精准调控电场分布,最大化硅区倍增效应的同时抑制锗区电离,有效提高了器件增益并降低暗电流。器件前端引入锥形波导减小耦合损耗,后端集成分布式布拉格反射器实现二次吸收,有效提高器件响应度。

测试结果表明,在低输入光功率下成功实现64200 Gbps高速信号接收,100 Gbps NRZ200 Gbps PAM4灵敏度分别为-17.1 dBm-9.6 dBm,均满足HD-FEC阈值。

2 器件结构示意图及高速眼图

相关成果以"High-speed Si-Ge avalanche photodiode with a gain-bandwidth product of 7564 GHz"为题发表。

论文链接

A2 1dB带宽大于110GHz的硅基微环调制器

团队博士研究生鲍慎雷、杨懿豪(共同第一作者)等研制出一款集成T型电感峰化网络的高带宽硅基MRM,单通道传输速率突破400 Gbps。

依托等效电路模型协同设计,团队创新性地将由两个互感耦合线圈组成的T-Coil网络嵌入到调制器的寄生参数网络中,基于标准硅光工艺研制出的MRM调制器1 dB电光带宽突破110 GHz,展现了目前硅基微环调制器极高的带宽水平。

3 高带宽微环调制器结构图及高速眼图

相关成果以"Ultra-High Bandwidth Silicon Microring Modulator with T-Coil Inductive Peaking for >400 Gbps Transmission"为题发表于OFC M2A.2 (2026)

A3 超紧凑蛇形分段马赫-曾德尔调制器

博士研究生刘倩等针对MZM器件尺寸受限的问题,提出一种基于蛇形分段电极结构的硅基MZM,将三个调制段以蛇形方式排布,配合Ground-signal单臂推挽式行波电极,在约1mm2的紧凑面积内实现了高效电光转换。

测试结果表明,在0 V偏压下,1 dB带宽超过67 GHz,调制效率达1.14 V·cm。利用该调制器,实验演示了从64 Gbaud192 GbaudOOK信号传输。

4 蛇形分段电极MZM结构图及高速眼图

相关成果以"High-Bandwidth Serpentine Segmented Silicon Photonic Mach-Zehnder Modulator for 192 Gbaud Transmission "为题发表于OFC W2A.14 (2026)

A4 1dB带宽大于67GHz马赫-曾德尔调制器

博士研究生刘倩、博士薛锦涛(共同第一作者)等针对MZM调制带宽受限的问题,通过在传统行波电极中引入周期性金属"梯形凸片",构建阻抗匹配网络,显著改善了微波与光波的速率匹配,并增强了电场与光场的空间重叠。

5 梯形电极MZM结构图及高速眼图

该调制器带宽相比传统结构提升69%;半波电压为4.5 V,调制效率达到0.9 V·cm,相比传统结构提升24%。实验演示了280 Gbps PAM6和256 Gbps PAM4高速信号传输,展示了其在光模块和近封装光学(NPO)等光互连场景中的应用潜力。

相关成果以"A 280 Gbps PAM6 Silicon Photonic Tabbed-Electrode Mach-Zehnder Modulator with Co-Optimized Modulation Efficiency and Electro-Optic Bandwidth "为题发表于OFC Th2A.11 (2026)

B 大容量阵列硅光发射芯片

B1 16通道的大FSR的微盘调制阵列芯片

博士研究生鲍慎雷等针对多通道波分复用系统中大自由光谱范围(FSR)受限的问题,研制了一款基于扩展耗尽型硅基MDM阵列的4 Tbps 16通道DWDM光发射机芯片。

团队将MDM的半径缩减至约4.1 µm,成功在O波段实现了19.6 nm的超大FSR。该16通道阵成功支持16×256 GbpsPAM4高速信号传输。

6 微盘调制器架构图

相关成果以" A 4 Tbps 16-Channel DWDM Transmitter Using Extended-Depletion Silicon Photonic Microdisk Modulator Array "为题发表于OFC W2A.12 (2026)

B2 2Tbps(8×256Gbps)量子点激光器与高速率微环调制器协同集成光发射芯片

博士研究生卜祥林等联合中国科学院半导体研究所陈思铭团队、湖南汇思光电科技公司,研制出基于200 GHz间距量子点锁模激光器与级联硅基微环阵列的高度集成DWDM发射机。

团队采用200 GHz间隔量子点锁模激光器提供高质量多波长光源,驱动了8通道硅基微环调制器阵列,实现了单通道256 GbpsPAM4高速传输,达到超过2 Tbps的单纤速率。

图7由量子点锁模激光器驱动的8通道发射机架构及高速眼图

相关成果以"An 8×256 Gbps DWDM Silicon Photonic Microring Transmitter Using a 200 GHz Spaced Quantum-Dot Comb Laser "为题发表于OFC M1B.2 (2026)

B3 2Tbps(16×128Gbps)量子点激光器与高密度微环调制器协同集成光发射芯片

博士研究生卜祥林等联合中国科学院半导体研究所陈思铭团队、湖南汇思光电科技公司,验证了一种由量子点锁模激光器驱动的单总线16通道、100 GHz间隔硅光微环发射机。

8 由量子点锁模激光器驱动的16通道发射机架构及高速眼图

此外,团队提出了一种基于MRM自身PN结光电流的波长锁定方案,该方法利用调制器本身进行波长监测,无需额外集成监控光电探测器,在实现16个通道与梳线精确对准的同时,显著降低了片上光损耗。

该系统实现了单通道128 Gbps PAM4和单纤2 Tbps的总传输速率,所有通道均保持清晰眼图,且通道串扰低于−20 dB

相关成果以"A 16×128 Gbps DWDM Wavelength-Locked Silicon Photonic Microring Transmitter Enabled by a Quantum-Dot Comb Laser "为题发表于OFC M2A.4 (2026)

C 200Gbps 28nm CMOS高速电芯片

面对CPO和光I/O对电芯片能效与带宽密度的高要求,博士研究生杨懿豪等研制出一款适配硅光3D集成的28nm CMOS驱动、放大电芯片。

团队通过协同均衡过峰化与复零点CTLE,发射和接收部分均实现了>60GHz带宽,群延时波动小于2.3ps。发射驱动电路采用非对称偏置驱动级,有效补偿微环调制器非线性,支持200Gbps PAM4光发射;接收跨阻放大电路在单端拓扑下达到65GHz带宽,电学测试成功接收280Gbps PAM4信号。该芯片整体能效为0.67pJ/bit,带宽密度达4.9Tbps/mm²

9 28nm CMOS收发机电芯片架构

相关成果以"A 200 Gbps 0.67pJ/bit Transceiver Front-end for silicon-photonics with group delay and nonlinear adjustment in 28nm CMOS "为题发表于RFIC Tu2J (2026)

附件下载: